TDLTE芯片设计的最大挑战

发布时间：2020-07-21 19:21:50 阅读：次来源：台秤厂家

LTE在芯片设计时，需要考虑带宽、实时性要求，通过硬件与软件的分工，进行系统体系架构设计。其中最主要的是处理带宽，对应不同的处理量，有不同的采样率、总线带宽以及外部通信口的带宽。

本文引用地址：在芯片设计之初，芯片处理需求分析主要包括功能的需求分析和性能的需求分析。在性能要求比较高的时候，需要增加新的功能模块来提高整个芯片的性能。在系统分析的初期要对整个系统的硬件和软件进行分工，做出系统的架构分析。

结合系统指标，我们认为最主要的是如何处理带宽。不同带宽需求，对应着不同的处理数据量的需求，还有不同的采样率、总线带宽以及对外的通信接口的带宽。在实时性上，帧结构、调制编码方式、发射链和接收链的数据处理量也会随着系统不同而有不同需求。

LTE峰值速率要求为下行速率达到100Mbps，上行速率达到50Mbps，频谱利用率非常高，一个RB(Resource Block)定义为12个子载波，频率间隔15kHz，6个或者7个OFDM符号。在LTE的系统需求里，LTE的带宽有6种配置，从1.4MHz到20MHz。所以终端的芯片要对应不同的配置，进行不同的复杂度分析。带宽处理的资源块的数量不同,带宽的采样率也是不一样的。

根据LTE系统指标，可以对应地来对整个终端芯片里需要处理的上下行链路物理层算法的运算量进行评估。

针对上下行运算量的评估主要采用的方法，不是说基于什么样的平台，因为可能指令不一样，一个指令可以操作的数据也不一样，我们主要先根据运算情况，再来确定我们会涉及什么平台。

从帧结构来看，FDD有10个下行子帧、10个上行子帧，TDD的帧结构可以有多种上下行配置的选择。根据FDD和TDD的帧结构定义来看，LTE的TDD与FDD系统复杂度并无太大区别，硬件加速器在TDD和FDD系统中都可以应用。整个芯片的架构都是由一个双核或者单核多线程的处理器加上几个硬件加速器构成，并加上适当的硬件功能引擎，这种架构既适用于TDD系统，亦可使用在FDD系统中。

在LTE芯片设计中，最具挑战性的是它必须支持大量的实时数据的处理。整个芯片就是一个多核多线程的架构，每个核可采用一个多线程的设计结构。这样的处理架构能够降低整个芯片的功耗以及运行频率压力。每个硬件加速模块一定有它所拥有的独立的存储单元，如果没有独立的存储单元，总线带宽的压力非常大，这方面的因素将是未来需要考虑的重点。如果功耗不能降低，对整个LTE芯片的产业化也将是一个瓶颈。

对于芯片的开发周期而言，因为LTE系统现在已经有比较好的标准定义，我们需要对它的很多细节进行架构分析，然后再进行加速模块设计，以及整个集成系统的集成和整个芯片的开发，对芯片系统进行很好的验证，最后进行芯片的生产。预计经过一年半到两年的时间，就可能实现商用。